Keysight erweitert Interconnect-Testing mit 16-Kanal-System

Key Takeaways

• Double the channel density: 16 Tx + 16 Rx channels (2 × the FITS-8CH offering).
• Supports 106 Gb/s and 212 Gb/s lane rates, enabling validation of 800 Gb/s and upcoming 1.6 Tb/s interconnects.
• Digital-layer error analysis (BER + FEC) gives a system-level view that pure physical-layer testing cannot.
• Automated FIR-tap tuning cuts lane-setup time from days to a few minutes.
• Broad interconnect portfolio: full-retimed optics, AOCs, LRO/LPO, active & passive copper, high-speed fly-over cables.

Überblick über das FITS-16CH-System

Keysight Technologies hat die Functional Interconnect Test Solutions-16CH (FITS-16CH) vorgestellt, einen Digital-Layer-Fehler-Performance-Validator, der die FITS-Familie erweitert. Die Plattform liefert 16 gleichzeitige Sende- und 16 gleichzeitige Empfangspfade und bietet damit die doppelte Lane-Parallelität des früheren FITS-8CH-Instruments. Entwickelt für F&E, Produktdesign, Hochvolumenfertigung und KI-gesteuerte Netzwerk-Deployments, zielt FITS-16CH auf die Voll-Assemblierung-Verifizierung von optischen, aktiven-Kupfer- und passiven-Kupfer-Interconnects ab.

Warum Digital-Layer-Testing kritisch ist

Da die Link-Geschwindigkeiten in Rechenzentren über 100 Gb/s pro Lane steigen, reicht die ausschließliche Nutzung von Physical-Layer-Metriken (z. B. Einfügedämpfung, Jitter) nicht mehr aus, um die reale Fehlerleistung vorherzusagen. FITS-16CH kombiniert Bit-Error-Rate (BER)-Messung mit Forward-Error-Correction (FEC)-Analyse auf der digitalen Ebene und liefert eine ganzheitliche Sicht darauf, wie ein komplettes Kabel oder Modul unter produktionsnahem Traffic funktioniert. Dieser Ansatz ist essenziell für die Validierung von:

Unterstützte Interconnect-Familien

FITS-16CH ist darauf ausgelegt, ein breites Spektrum von Link-Technologien zu testen, einschließlich:

Das großzügige Einfügedämpfungs-Budget des Systems (bis zu 30 dB typischerweise) ermöglicht die Handhabung verlustbehafteter Vorrichtungen und langer Kupferstrecken und sorgt für genaue Validierung selbst in Worst-Case-Szenarien.

Schlüssel-Fähigkeiten

1. Höhere Kanal-Dichte für Voll-Assemblierung-Validierung

Zwei Module Compliance Boards (MCBs) arbeiten unabhängig voneinander, jeweils mit acht Tx/Rx-Paaren. Teams können daher bis zu 16 Lanes in einem einzigen Testzyklus bewerten, was den Durchsatz für Mehr-Lane-Module wie QSFP-DD (8 × 100 Gb/s) oder kommende 16 × 100 Gb/s-Konfigurationen dramatisch erhöht.

2. Automatisierte Lane-Optimierung

Das FITS Windows 11 GUI integriert sich in Keysight’s DCA-X-Plattform, um optimale Finite-Impulse-Response (FIR)-Tap-Einstellungen automatisch zu berechnen. In der Praxis reduziert die Optimierungsroutine den Aufwand von Stunden-bis-Tagen manueller Iteration auf 3–5 Minuten pro Lane und spart Ingenieurressourcen für höherwertige Analysen.

3. Flexible Testszenarien

Benutzer können BER-Sweeps, FEC-Schwellen-Scans und Eye-Diagram-Aufnahmen über alle 16 Lanes gleichzeitig skripten. Ergebnisse werden im CSV- oder JSON-Format für nachgelagerte statistische Verarbeitung exportiert.

FITS-16CH vs. FITS-8CH – Schnellvergleich

Praxisbeispiele

• Silicon-chip validation: Verify silicon-photonic transceivers before tape-out.
• Network-equipment qualification: Test QSFP-DD and OSFP modules for carrier-grade routers.
• Data-center benchmarking: Provide operators with end-to-end error performance metrics for SLA reporting.
• High-Performance Computing (HPC): Validate copper fly-over cables that link compute nodes at 212 Gb/s per lane.